SAK-XC2268N-40F80LR INFINEON
Verfügbar
SAK-XC2268N-40F80LR INFINEON
• Hochleistungs-CPU mit fünfstufiger Pipeline und MPU
– 12,5 ns Befehlszyklus @ 80 MHz CPU-Takt (Single-Cycle-Ausführung)
– Ein-Zyklus-32-Bit-Addition und -Subtraktion mit 40-Bit-Ergebnis
– Multiplikation mit einem Zyklus (16 × 16 Bit)
– Hintergrundteilung (32 / 16 Bit) in 21 Zyklen
– Ein-Zyklus-Multiplikations- und Akkumulationsanweisungen (MAC)
– Verbesserte Möglichkeiten zur Manipulation boolescher Bits
– Zero-Cycle-Jump-Ausführung
– Zusätzliche Anweisungen zur Unterstützung von HLL und Betriebssystemen
– Registerbasiertes Design mit mehreren variablen Registerbänken
– Schnelle Kontextwechsel-Unterstützung mit zwei zusätzlichen lokalen Registerbänken
– 16 MByte linearer Gesamtadressraum für Code und Daten
– 1.024 Byte On-Chip-Registerbereich für spezielle Funktionen (kompatibel mit der C166-Familie)
– Integrierte Speicherschutzeinheit (MPU)
• Interrupt-System mit 16 Prioritätsstufen für 96 Interrupt-Knoten
– Wählbare externe Eingänge für Interrupt-Generierung und Wake-up
– Schnellste Abtastrate 12,5 ns
• Achtkanalige Interrupt-gesteuerte Single-Cycle-Datenübertragung mit Peripheral Event Controller (PEC), 24-Bit-Zeiger decken den gesamten Adressraum ab
• Takterzeugung aus internen oder externen Taktquellen mit On-Chip-PLL oder Prescaler
• Hardware-CRC-Checker mit programmierbarem Polynom zur Überwachung von On-Chip-Speicherbereichen
• On-Chip-Speichermodule
– 8 KByte On-Chip-Standby-RAM (SBRAM)
– 2 KByte On-Chip-Dual-Port-RAM (DPRAM)
– Bis zu 16 KByte On-Chip-Daten-SRAM (DSRAM)
– Bis zu 16 KByte On-Chip-Programm-/Daten-SRAM (PSRAM)
– Bis zu 320 KByte On-Chip-Programmspeicher (Flash-Speicher)
– Schutz des Speicherinhalts durch Error Correction Code (ECC)
• On-Chip-Peripheriemodule
– Zwei synchronisierbare A/D-Wandler mit bis zu 16 Kanälen, 10-Bit-Auflösung, Wandlungszeit unter 1 μs, optionale Datenvorverarbeitung (Datenreduktion, Reichweitenprüfung), Drahtbrucherkennung
– 16-Kanal-Allzweck-Erfassungs-/Vergleichseinheit (CC2)
– Zwei Erfassungs-/Vergleichseinheiten für flexible PWM-Signalerzeugung (CCU6x)
– Multifunktionale Allzweck-Zeitschaltuhr mit 5 Zeitschaltuhren
– Bis zu 6 serielle Schnittstellenkanäle zur Verwendung als UART, LIN, Hochgeschwindigkeits-Synchronkanal (SPI/QSPI), IIC-Busschnittstelle (10-Bit-Adressierung, 400 kbit/s), IIS-Schnittstelle
– On-Chip-MultiCAN-Schnittstelle (Rev. 2.0B aktiv) mit bis zu 256 Nachrichtenobjekten (Full CAN/Basic CAN) auf bis zu 6 CAN-Knoten und Gateway-Funktionalität
– On-Chip-System-Timer und On-Chip-Echtzeituhr
• Bis zu 12 MByte externer Adressraum für Code und Daten
– Programmierbare externe Buscharakteristik für unterschiedliche Adressbereiche
– Multiplex- oder Demultiplex-externe Adress-/Datenbusse
– Wählbare Adressbusbreite
– 16-Bit- oder 8-Bit-Datenbusbreite
– Vier programmierbare Chip-Select-Signale
• Einzelnes Netzteil von 3,0 V bis 5,5 V
• Leistungsreduzierungs- und Wake-up-Modi mit flexiblem Energiemanagement
• Programmierbarer Watchdog-Timer und Oszillator-Watchdog
• Bis zu 76 universelle I/O-Kanäle
• On-Chip-Bootstrap-Loader
• Unterstützt durch eine breite Palette von Entwicklungswerkzeugen, einschließlich C-Compilern, Makroassembler-Paketen, Emulatoren, Evaluierungsboards, HLL-Debuggern, Simulatoren, Logikanalysator-Disassemblern und Programmierplatinen
• On-Chip-Debug-Unterstützung über Device Access Port (DAP) oder JTAG-Schnittstelle
• 100-poliges grünes LQFP-Gehäuse, Rastermaß 0,5 mm (19,7 mil)
• Hochleistungs-CPU mit fünfstufiger Pipeline und MPU
– 12,5 ns Befehlszyklus @ 80 MHz CPU-Takt (Single-Cycle-Ausführung)
– Ein-Zyklus-32-Bit-Addition und -Subtraktion mit 40-Bit-Ergebnis
– Multiplikation mit einem Zyklus (16 × 16 Bit)
– Hintergrundteilung (32 / 16 Bit) in 21 Zyklen
– Ein-Zyklus-Multiplikations- und Akkumulationsanweisungen (MAC)
– Verbesserte Möglichkeiten zur Manipulation boolescher Bits
– Zero-Cycle-Jump-Ausführung
– Zusätzliche Anweisungen zur Unterstützung von HLL und Betriebssystemen
– Registerbasiertes Design mit mehreren variablen Registerbänken
– Schnelle Kontextwechsel-Unterstützung mit zwei zusätzlichen lokalen Registerbänken
– 16 MByte linearer Gesamtadressraum für Code und Daten
– 1.024 Byte On-Chip-Registerbereich für spezielle Funktionen (kompatibel mit der C166-Familie)
– Integrierte Speicherschutzeinheit (MPU)
• Interrupt-System mit 16 Prioritätsstufen für 96 Interrupt-Knoten
– Wählbare externe Eingänge für Interrupt-Generierung und Wake-up
– Schnellste Abtastrate 12,5 ns
• Achtkanalige Interrupt-gesteuerte Single-Cycle-Datenübertragung mit Peripheral Event Controller (PEC), 24-Bit-Zeiger decken den gesamten Adressraum ab
• Takterzeugung aus internen oder externen Taktquellen mit On-Chip-PLL oder Prescaler
• Hardware-CRC-Checker mit programmierbarem Polynom zur Überwachung von On-Chip-Speicherbereichen
• On-Chip-Speichermodule
– 8 KByte On-Chip-Standby-RAM (SBRAM)
– 2 KByte On-Chip-Dual-Port-RAM (DPRAM)
– Bis zu 16 KByte On-Chip-Daten-SRAM (DSRAM)
– Bis zu 16 KByte On-Chip-Programm-/Daten-SRAM (PSRAM)
– Bis zu 320 KByte On-Chip-Programmspeicher (Flash-Speicher)
– Schutz des Speicherinhalts durch Error Correction Code (ECC)
• On-Chip-Peripheriemodule
– Zwei synchronisierbare A/D-Wandler mit bis zu 16 Kanälen, 10-Bit-Auflösung, Wandlungszeit unter 1 μs, optionale Datenvorverarbeitung (Datenreduktion, Reichweitenprüfung), Drahtbrucherkennung
– 16-Kanal-Allzweck-Erfassungs-/Vergleichseinheit (CC2)
– Zwei Erfassungs-/Vergleichseinheiten für flexible PWM-Signalerzeugung (CCU6x)
– Multifunktionale Allzweck-Zeitschaltuhr mit 5 Zeitschaltuhren
– Bis zu 6 serielle Schnittstellenkanäle zur Verwendung als UART, LIN, Hochgeschwindigkeits-Synchronkanal (SPI/QSPI), IIC-Busschnittstelle (10-Bit-Adressierung, 400 kbit/s), IIS-Schnittstelle
– On-Chip-MultiCAN-Schnittstelle (Rev. 2.0B aktiv) mit bis zu 256 Nachrichtenobjekten (Full CAN/Basic CAN) auf bis zu 6 CAN-Knoten und Gateway-Funktionalität
– On-Chip-System-Timer und On-Chip-Echtzeituhr
• Bis zu 12 MByte externer Adressraum für Code und Daten
– Programmierbare externe Buscharakteristik für unterschiedliche Adressbereiche
– Multiplex- oder Demultiplex-externe Adress-/Datenbusse
– Wählbare Adressbusbreite
– 16-Bit- oder 8-Bit-Datenbusbreite
– Vier programmierbare Chip-Select-Signale
• Einzelnes Netzteil von 3,0 V bis 5,5 V
• Leistungsreduzierungs- und Wake-up-Modi mit flexiblem Energiemanagement
• Programmierbarer Watchdog-Timer und Oszillator-Watchdog
• Bis zu 76 universelle I/O-Kanäle
• On-Chip-Bootstrap-Loader
• Unterstützt durch eine breite Palette von Entwicklungswerkzeugen, einschließlich C-Compilern, Makroassembler-Paketen, Emulatoren, Evaluierungsboards, HLL-Debuggern, Simulatoren, Logikanalysator-Disassemblern und Programmierplatinen
• On-Chip-Debug-Unterstützung über Device Access Port (DAP) oder JTAG-Schnittstelle
• 100-poliges grünes LQFP-Gehäuse, Rastermaß 0,5 mm (19,7 mil)
Bitte stellen Sie sicher, dass Ihre Kontaktinformationen korrekt sind. Ihre Nachricht wird direkt an den/die Empfänger(n) gesendet und nicht öffentlich angezeigt. Wir werden Ihre personenbezogenen Daten niemals ohne Ihre ausdrückliche Zustimmung an Dritte weitergeben oder verkaufen.
