S912XET256W1MAG NXP

• 16-Bit-CPU12X – Aufwärtskompatibel mit dem MC9S12-Befehlssatz mit Ausnahme von fünf Fuzzy-Befehlen (MEM, WAV, WAVR, REV, REVW), die entfernt wurden – Verbesserte indizierte Adressierung – Zugriff auf große Datensegmente unabhängig von PPAGE • INT (Interrupt-Modul) – Acht Ebenen verschachtelter Interrupts – Flexible Zuweisung von Interrupt-Quellen zu jeder Interrupt-Ebene. — Externer nicht maskierbarer Interrupt mit hoher Priorität (XIRQ) — Interner, nicht maskierbarer Memory Protection Unit-Interrupt mit hoher Priorität — Bis zu 24 Pins an den Ports J, H und P, konfigurierbar als Interrupts mit steigender oder fallender Flanke • EBI (External Bus Interface) (nur in 208-Pin- und 144-Pin-Gehäusen erhältlich) — Bis zu vier Chip-Select-Ausgänge zur Auswahl von 16K-, 1M-, 2M- und bis zu 4MByte-Adressräumen — Jeder Chip-Select-Ausgang kann so konfiguriert werden, dass die Transaktion entweder auf dem Zeitüberschreitung eines der beiden Wait-State-Generatoren oder Deassertion des EWAIT-Signals • MMC (Modul-Mapping-Steuerung) • DBG (Debug-Modul) – Überwachung von CPU- und/oder XGATE-Bussen mit Tag-Typ- oder Force-Type-Breakpoint-Anforderungen – 64 x 64-Bit-Circuit-Trace-Puffer erfasst Informationen über Flussänderungen oder Speicherzugriffsinformationen • BDM (Hintergrund-Debug-Modus) • MPU (Memory Protection Unit) – 8 Adressbereiche, die pro aktiver Programmaufgabe definierbar sind – Granularität des Adressbereichs von nur 8 Byte – Kein Schreiben / Nein Schutzattribute ausführen — Nicht maskierbarer Interrupt bei Zugriffsverletzung • XGATE — Programmierbares, leistungsstarkes I/O-Coprozessormodul — Überträgt Daten zu oder von allen Peripheriegeräten und RAM ohne CPU-Eingriff oder CPU-Wartezustände — Führt logische, Verschiebungs-, arithmetische und Bitoperationen an Daten durch — Kann den Abschluss der HCS12X-CPU-Signalisierung unterbrechen — Trigger von jedem Hardwaremodul sowie von der CPU möglich — Zwei Interrupt-Ebenen zur Bedienung von Aufgaben mit hoher Priorität — Hardware Unterstützung für die Initialisierung von Stack-Pointern • OSC_LCP (Oszillator) – Stromsparender Schleifensteuerungs-Pierce-Oszillator mit einem Quarz von 4 MHz bis 16 MHz – Gute Störfestigkeit – Full-Swing-Pierce-Option mit einem Quarz von 2 MHz bis 40 MHz – Transkonduktanz für optimale Startspanne für typische Quarze • IPLL (intern gefilterte, frequenzmodulierte Phase-Locked-Loop-Takterzeugung)
— Keine externen Komponenten erforderlich — Konfigurierbare Option zur Spreizung des Spektrums für reduzierte EMV-Strahlung (Frequenzmodulation) • CRG (Takt- und Reset-Erzeugung) — COP-Watchdog — Echtzeit-Interrupt — Taktüberwachung — Schnelles Aufwachen nach STOP im Selbsttaktmodus • Speicheroptionen — 128K, 256k, 384K, 512K, 768K und 1M Byte Flash — 2K, 4K Byte emuliertes EEPROM — 12K, 16K, 24K, 32K, 48 KB und 64 KB RAM • Flash Allgemeine Funktionen – 64 Datenbits plus 8 Syndrom-ECC-Bits (Error Correction Code) ermöglichen die Korrektur von Einzelbit-Fehlern und die Erkennung von Doppelfehlern – Größe des Löschsektors 1024 Byte – Automatisiertes Programm und Löschalgorithmus • D-Flash-Funktionen – Bis zu 32 KByte D-Flash-Speicher mit 256-Byte-Sektoren für den Benutzerzugriff. — Dedizierte Befehle zur Steuerung des Zugriffs auf den D-Flash-Speicher über den EEE-Betrieb. — Einzelbit-Fehlerkorrektur und Doppelbit-Fehlererkennung innerhalb eines Wortes während des Lesevorgangs. — Automatisierter Programm- und Löschalgorithmus mit Überprüfung und Generierung von ECC-Paritätsbits. — Schnelles Löschen von Sektoren und Bedienen von Word-Programmen. — Möglichkeit, bis zu vier Wörter in einer Burst-Sequenz zu programmieren • Emulierte EEPROM-Funktionen — Automatische Verarbeitung von EEE-Dateien über einen internen Speichercontroller. — Automatische Übertragung gültiger EEE-Daten vom D-Flash-Speicher in den Puffer-RAM beim Zurücksetzen. — Möglichkeit, die Anzahl der ausstehenden EEE-bezogenen Puffer-RAM-Wörter zu überwachen, die noch in den D-Flash-Speicher programmiert werden müssen. — Möglichkeit, den Betrieb von Elektro- und Elektronikgeräten zu deaktivieren und vorrangigen Zugriff auf den D-Flash-Speicher zu ermöglichen. – Möglichkeit, alle ausstehenden EEE-Vorgänge abzubrechen und vorrangigen Zugriff auf den D-Flash-Speicher zu gewähren. • Zwei 12-Bit-Analog-Digital-Wandler mit 16 Kanälen – Auflösung von 8/10/12 Bit – 3 μs, 10-Bit-Einzelwandlungszeit – Ergebnisdaten links/rechts, mit Vorzeichen/ohne Vorzeichen – Externe und interne Wandler-Trigger-Funktion – Interner Oszillator für die Wandlung in Stop-Modi – Aufwachen aus Energiesparmodi beim Analogvergleich > oder <= match • Five MSCAN (1 M bit per second, CAN 2.0 A, B software compatible modules) — Five receive and three transmit buffers
— Flexibler Identifikatorfilter, programmierbar als 2 x 32 Bit, 4 x 16 Bit oder 8 x 8 Bit — Vier separate Interrupt-Kanäle für Rx, Tx, Fehler und Wake-up — Weckfunktion des Tiefpassfilters — Loopback für den Selbsttestbetrieb • ECT (Enhanced Capture Timer) — 8 x 16-Bit-Kanäle für Eingangserfassung oder Ausgangsvergleich — 16-Bit-Freilaufzähler mit 8-Bit-Präzisions-Prescaler — 16-Bit-Modulus-Down-Zähler mit 8-Bit-Präzisions-Prescaler — Vier 8-Bit- oder zwei 16-Bit-Impulsakkumulatoren • TIM (Standard Timer Module) – 8 x 16-Bit-Kanäle für Eingangserfassung oder Ausgangsvergleich – 16-Bit-Freilaufzähler mit 8-Bit-Präzisions-Prescaler – 1 x 16-Bit-Impulsakkumulator • PIT (periodischer Interrupt-Timer) – Bis zu acht Timer mit unabhängigen Timeout-Perioden – Timeout-Perioden wählbar zwischen 1 und 224 Bustaktzyklen – Timeout-Interrupt und periphere Trigger • 8 PWM-Kanäle (Pulsweitenmodulator) – 8 Kanäle x 8 Bit oder 4 Kanäle x 16-Bit-Pulsweitenmodulator – programmierbare Periode und Tastverhältnis pro Kanal – Mittel- oder linksbündige Ausgänge – Programmierbare Taktwahllogik mit einem breiten Frequenzbereich – Schneller Notabschalteingang • Drei serielle Peripherieschnittstellenmodule (SPI) – Konfigurierbar für 8- oder 16-Bit-Datengröße • Acht serielle Kommunikationsschnittstellen (SCI) – NRZ-Format (Standard Mark/Space Non-Return-to-Zero) – Wählbares IrDA 1.4 Return-to-Zero-invertiertes (RZI)-Format mit programmierbaren Impulsbreiten • Zwei Inter-IC-Bus-Module (IIC) – Multi-Master-Betrieb – Softwareprogrammierbar für eine von 256 verschiedenen seriellen Taktfrequenzen – Unterstützung des Broadcast-Modus – Unterstützung von 10-Bit-Adressen • On-Chip-Spannungsregler – Zwei parallele, lineare Spannungsregler mit Bandlückenreferenz – Niederspannungserkennung (LVD) mit Niederspannungsunterbrechung (LVI) – Einschaltschaltung (POR) – Betrieb im Bereich von 3,3 V und 5 V – Niederspannungsrückstellung (LVR)
• Einfacher Wake-up-Timer (API) mit geringem Stromverbrauch – Verfügbar in allen Modi, einschließlich des Full-Stop-Modus – Trimmbar auf +-5 % Genauigkeit – Timeout-Zeiträume reichen von 0,2 ms bis ~13 s mit einer Auflösung von 0,2 ms • Eingang/Ausgang – Bis zu 152 universelle Ein-/Ausgangspins (I/O) plus 2 reine Eingangspins – Hysterese und konfigurierbares Pull-up/Pull-down-Gerät an allen Eingangspins – Konfigurierbare Antriebsstärke an allen Ausgangspins • Gehäuseoptionen – 208-poliges MAPBGA – 144-poliges Low-Profile-Quad-Flat-Pack (LQFP) – 112-poliges Low-Profile-Low-Profile-Gerät Quad Flat-Pack (LQFP) – 80-poliges Quad-Flatpack (QFP) • 50 MHz maximale CPU-Bus-Frequenz, 100 MHz maximale XGATE-Bus-Frequenz