S912XEG128W1MAL NXP
| Verfügbar |
S912XEG128W1MAL NXP
• 16-Bit-CPU12X
— Aufwärtskompatibel mit dem MC9S12-Befehlssatz mit Ausnahme von fünf Fuzzy-Befehlen (MEM, WAV, WAVR, REV, REVW), die entfernt wurden
— Erweiterte indizierte Adressierung
— Zugang zu großen Datensegmenten unabhängig von PPAGE
• INT (Interrupt-Modul)
— Acht Ebenen verschachtelter Interrupts
— Flexible Zuweisung von Interrupt-Quellen zu jeder Interrupt-Ebene.
— Externer nicht maskierbarer Interrupt mit hoher Priorität (XIRQ)
— Interner, nicht maskierbarer Interrupt der Speicherschutzeinheit mit hoher Priorität
— Bis zu 24 Pins an den Ports J, H und P, konfigurierbar als Interrupts mit steigender oder fallender Flanke
• EBI (externe Busschnittstelle) (nur in 208-Pin- und 144-Pin-Gehäusen erhältlich)
— Bis zu vier Chip-Select-Ausgänge zur Auswahl von 16 K, 1 M, 2 M und bis zu 4 MByte Adressräumen
— Jeder Chip-Select-Ausgang kann so konfiguriert werden, dass die Transaktion entweder bei der Zeitüberschreitung eines der beiden Wartezustandsgeneratoren oder bei der Aufhebung des EWAIT-Signals abgeschlossen wird.
• MMC (Steuerung der Modulzuordnung)
• DBG (Debug-Modul)
— Überwachung von CPU- und/oder XGATE-Bussen mit Tag-Typ- oder Force-Type-Breakpoint-Anfragen
— 64 x 64-Bit-Circuit-Trace-Puffer erfasst Informationen zur Flussänderung oder zum Speicherzugriff
• BDM (Hintergrund-Debug-Modus)
• MPU (Speicherschutzeinheit)
— 8 Adressbereiche, die pro aktiver Programmaufgabe definierbar sind
– Granularität des Adressbereichs von nur 8 Byte
— Kein Schreiben / Kein Ausführen von Schutzattributen
– Nicht maskierbarer Interrupt bei Zugriffsverletzung
• XGATE
— Programmierbares, leistungsstarkes I/O-Coprozessormodul
- Überträgt Daten zu oder von allen Peripheriegeräten und RAM ohne CPU-Eingriff oder CPU-Wartezustände
– Führt logische, Verschiebungs-, arithmetische und Bitoperationen für Daten aus.
- Kann die HCS12X-CPU unterbrechen, um den Abschluss der Übertragung zu signalisieren
— Trigger von jedem Hardware-Modul sowie von der CPU möglich
– Zwei Interrupt-Ebenen zur Bearbeitung von Aufgaben mit hoher Priorität
— Hardware-Unterstützung für die Initialisierung von Stack-Zeigern
• OSC_LCP (Oszillator)
— Stromsparender Schleifensteuerungs-Pierce-Oszillator mit einem 4 MHz bis 16 MHz Quarz
— Gute Störfestigkeit
— Full-Swing-Pierce-Option mit einem 2 MHz bis 40 MHz Quarz
— Transkonduktanz für optimalen Startspielraum für typische Kristalle
• IPLL (Intern gefilterte, frequenzmodulierte Phase-Locked-Loop-Takterzeugung)
— Keine externen Komponenten erforderlich
— Konfigurierbare Option zur Spreizung des Spektrums zur Reduzierung der EMV-Strahlung (Frequenzmodulation)
• 16-Bit-CPU12X
— Aufwärtskompatibel mit dem MC9S12-Befehlssatz mit Ausnahme von fünf Fuzzy-Befehlen (MEM, WAV, WAVR, REV, REVW), die entfernt wurden
— Erweiterte indizierte Adressierung
— Zugang zu großen Datensegmenten unabhängig von PPAGE
• INT (Interrupt-Modul)
— Acht Ebenen verschachtelter Interrupts
— Flexible Zuweisung von Interrupt-Quellen zu jeder Interrupt-Ebene.
— Externer nicht maskierbarer Interrupt mit hoher Priorität (XIRQ)
— Interner, nicht maskierbarer Interrupt der Speicherschutzeinheit mit hoher Priorität
— Bis zu 24 Pins an den Ports J, H und P, konfigurierbar als Interrupts mit steigender oder fallender Flanke
• EBI (externe Busschnittstelle) (nur in 208-Pin- und 144-Pin-Gehäusen erhältlich)
— Bis zu vier Chip-Select-Ausgänge zur Auswahl von 16 K, 1 M, 2 M und bis zu 4 MByte Adressräumen
— Jeder Chip-Select-Ausgang kann so konfiguriert werden, dass die Transaktion entweder bei der Zeitüberschreitung eines der beiden Wartezustandsgeneratoren oder bei der Aufhebung des EWAIT-Signals abgeschlossen wird.
• MMC (Steuerung der Modulzuordnung)
• DBG (Debug-Modul)
— Überwachung von CPU- und/oder XGATE-Bussen mit Tag-Typ- oder Force-Type-Breakpoint-Anfragen
— 64 x 64-Bit-Circuit-Trace-Puffer erfasst Informationen zur Flussänderung oder zum Speicherzugriff
• BDM (Hintergrund-Debug-Modus)
• MPU (Speicherschutzeinheit)
— 8 Adressbereiche, die pro aktiver Programmaufgabe definierbar sind
– Granularität des Adressbereichs von nur 8 Byte
— Kein Schreiben / Kein Ausführen von Schutzattributen
– Nicht maskierbarer Interrupt bei Zugriffsverletzung
• XGATE
— Programmierbares, leistungsstarkes I/O-Coprozessormodul
- Überträgt Daten zu oder von allen Peripheriegeräten und RAM ohne CPU-Eingriff oder CPU-Wartezustände
– Führt logische, Verschiebungs-, arithmetische und Bitoperationen für Daten aus.
- Kann die HCS12X-CPU unterbrechen, um den Abschluss der Übertragung zu signalisieren
— Trigger von jedem Hardware-Modul sowie von der CPU möglich
– Zwei Interrupt-Ebenen zur Bearbeitung von Aufgaben mit hoher Priorität
— Hardware-Unterstützung für die Initialisierung von Stack-Zeigern
• OSC_LCP (Oszillator)
— Stromsparender Schleifensteuerungs-Pierce-Oszillator mit einem 4 MHz bis 16 MHz Quarz
— Gute Störfestigkeit
— Full-Swing-Pierce-Option mit einem 2 MHz bis 40 MHz Quarz
— Transkonduktanz für optimalen Startspielraum für typische Kristalle
• IPLL (Intern gefilterte, frequenzmodulierte Phase-Locked-Loop-Takterzeugung)
— Keine externen Komponenten erforderlich
— Konfigurierbare Option zur Spreizung des Spektrums zur Reduzierung der EMV-Strahlung (Frequenzmodulation)
Bitte stellen Sie sicher, dass Ihre Kontaktinformationen korrekt sind. Dein Nachricht wird direkt an den/die Empfänger gesendet werden und öffentlich ausgestellt werden. Wir werden Ihre niemals vertreiben oder verkaufen persönlich Information an Dritte ohne Ihre ausdrückliche Erlaubnis.
